Compatibilidad con NE2000

A largo plazo es probable que escuche en referencia al código del programa para los controladores de red NE2000-compatible. El NE2000 fue uno de los primeros y popular red de la tarjeta de interfaz de PC de Novell. La tarjeta contiene DP8390 controlador de National Semiconductor. Software para sistemas que usan la '8390 o un chip compatible ha llegado a ser conocido como NE2000-compatible en código. Una característica importante de los '8390 es su conjunto de registros internos. Mediante la lectura y la escritura a los registros, la puede configurar la CPU de control, inicie la transmisión de datos en la red, y leer los datos de la red recibido. Los registros en el '8390 se disponen en dos páginas de 16-bytes. El registro de CR es a 00h compensarse en las dos páginas. Escribiendo a los bits 6 y 7 en el registro CR selecciona la página actual. Compensaciones de 01h a través de 0Fh en cada página de la tienda valores de registro adicional. El encendido o de reinicio, el código del programa normalmente inicializa los registros a los valores deseados de Ethernet antes de iniciar la transferencia de datos. Un chip compatible con NE2000-deben apoyar todos los '8390 's registros. Nuevos chips en general, tienen páginas de registro adicional para apoyar nuevas características.

NE2000-chips compatibles también es probable que el soporte para memoria de búfer en el acceso a las direcciones 4000h a través de 7FFFh. Una parte de la memoria forma un búfer del anillo de almacenamiento de los datos recibidos de la red, y el resto de memoria almacena los datos que se transmiten en la red. Documentación Muchos de los proveedores de chips controladores tienen un código de ejemplo para la creación de los registros y la transferencia de marcos. Puede que tenga que traducir el código para su uso con una CPU específica. Fuente y código ejecutable también está disponible en muchos proveedores de módulos que usan las fichas. La documentación para el DP8390 original puede ser un complemento útil a la documentación a veces delgados previsto para los nuevos chips compatibles con NE2000. National Semiconductor también tiene un par de notas de aplicación. Nota 475-AN: DP8390 controlador de interfaz de red: Una guía introductoria, describe los procesos de envío y recepción de datos. Nota 874-AN: Controladores de escritura para la Familia NIC DP8390 de Controladores Ethernet, se centra en la programación, con código de ejemplo de montaje de un PC. No voy a tratar de duplicar los controladores de "hojas de datos aquí. En su lugar, me concentraré en las características y capacidades que usted quiere saber sobre la selección de un chip para un proyecto. A continuación, puede ir a la ficha de datos para los detalles.

El AX88796 ASIX

Un controlador Ethernet diseñado para su uso en sistemas embebidos es el AX88796 3-en-1 de bus local Fast Ethernet de ASIX Electonics Corporation. Rabbit Semiconductor utiliza este controlador en su módulo de RCM3200. El controlador soporta comunicaciones Ethernet a 10 y 100 Mb / s. El '88796 es NE2000-compatible. Una diferencia importante entre el '88796 y el DP8390 es que el '88796 tiene un chip de 16 kilobytes de RAM estática (SRAM) de amortiguación para los datos de la red. Los datos también se ha separado (no multiplexadas) La '88796 y bus de direcciones y una interfaz en la EEPROM serie.

Conexiones

Ethernet. Para las redes de par trenzado, el chip puede conectar a través de un filtro a una toma RJ-45. El RCM3200 utiliza un módulo de PULSEJACK de Pulse Engineering, Inc. El módulo se integra el conector RJ-45 y los circuitos de filtrado en un solo paquete. De un chip permite utilizar un MII PHY externo para conectar a otros tipos de cable a 10 o 100 Mb / s. Compatibilidad de autobuses. El CPU0 y CPU1 pins configurar el chip para usar con uno de los cuatro tipos de bus que son populares en los sistemas integrados: ISA, Intel 80186, Intel MCS-51 (8051), y Motorola 68000. El autobús seleccionado determina las funciones de los pines que el control de lectura y escritura en el bus de datos externo y la polaridad de la interrupción de la producción. Por ejemplo, en un autobús de 68000, pin 18 es un R / W, que los controles de entrada de autobuses de lectura y escritura y el pin 19 no tiene ninguna relación, mientras que la interfaz de ISA se ha separado de lectura y escritura de señales: la clavija 18 se IOWR y el pin 19 está milord. SRAM. El controlador de búfer de 16 kilobytes de SRAM tiene paquetes que esperan a transmitir en la red y los paquetes recibidos de la red.

Con un 8-bit de datos de autobuses, a sólo 8 kilobytes de la SRAM están disponibles. Addressing. El chip tiene 10 entradas de dirección, pero no todos los sistemas necesitamos a todos. Los primeros cinco bits (SA0 a través de SA4) Dirección de los registros internos del controlador. Cada controlador debe tener estas líneas conectadas a bus de direcciones de la CPU. Dos de los registros (10h, 11h), están el puerto de datos, que permite a la CPU para acceder a 16, el controlador de kilobytes de SRAM sin necesidad de utilizar líneas de dirección adicional. En la mayoría de los sistemas, las cuotas de controlador de Ethernet, el bus de datos con otros componentes, por lo que la CPU necesita una forma de seleccionar el controlador en el bus. Dos maneras de lograr esto es mediante el uso de líneas de dirección adicional para seleccionar una dirección de base o usando el chip controlador Seleccione (/ CS) de entrada. El 10-BASE0, 10-Base1, y 10-pines Base2 en el '88796 puede seleccionar una de las ocho direcciones de la base. Puentes o salidas de la CPU puede controlar los pins, o pueden ser por cable. Los valores de la dirección son compatibles con el hardware de PC, pero no hay razón por la que no se pueden utilizar en otros sistemas. Por ejemplo, si el controlador tiene una dirección base de 200 horas, la CPU tiene acceso a los registros del chip de lectura y escritura a las direcciones 200h a través de 21Fh.

Si su sistema ya cuenta con memoria flash u otros volátiles, de lectura / escritura de memoria, puede guardar en el componente de los costes mediante el uso de memoria existente para almacenar los datos de configuración en lugar de una EEPROM serie. Este es el enfoque Rabbit Semiconductor utiliza en su módulo de RCM3200.

Transferencia de datos

Al igual que el DP8390, el '88796 utiliza el acceso directo a memoria (DMA) para automatizar las transferencias de datos de la red de entrada y salida de la SRAM. La CPU lee y escribe en el registro del puerto de datos, y las tiendas del tratamiento o recupera los datos en direcciones secuenciales en la SRAM. Recepción de datos. Los datos '88796 tiendas recibida de la red en una parte de SRAM del chip reservado como búfer de anillo. En un búfer de anillo, dos punteros de determinar dónde leer y escribir a continuación. El paso a incrementos de puntero después de cada escritura al búfer. Después de escribir a la dirección superior, el puntero se envuelve de nuevo a la dirección más baja, formando un anillo. Mientras tanto, como la CPU lee los datos desde el búfer, el puntero de lectura a través de los pasos del buffer de una manera similar. Para evitar la pérdida de datos, el CPU debe recuperar los datos lo suficientemente rápido para mantener el búfer se desborde. En el '88796, la página de inicio Dirección de Registro (PStart) y Page parada calle Register (PSTOP) determinar el tamaño del búfer. Normalmente, la mitad o más de la SRAM es reservado para el búfer de anillo, y el resto a la izquierda para el búfer de transmisión. El búfer de anillo está estructurado como una serie de topes 256-byte, o páginas. El registro de puntero de Fronteras (BNRY) es el puntero de lectura, que ocupa la dirección de la página del paquete de datos al lado de la CPU para leer.

Cuando el CPU establece el bit TXP en el Registro de comandos, el controlador envía los bytes especificados en un marco en la red. El controlador añade la exposición de motivos, de comienzo de delimitador de marco, y los valores de CRC en los lugares apropiados en el marco de Ethernet a ser transmitidos. El controlador también decide cuando intenta enviar el marco de la red, envía los bits a la interfaz de red en la secuencia, y se ocupa de las colisiones y reintentos. Cuando la transmisión se ha completado, informa de una interrupción de la CPU para que pueda preparar un nuevo marco para enviar o tomar otra acción.

un artículo presentado por Daniel R.

Descargo de responsabilidad:Nuestro sitio web no es responsable por el contenido de este artículo. Webarticles es un recurso de información gratuito.
Importante: Este artículo "Compatibilidad con NE2000", fue traducida por un software automático. Sentimos pena por los errores de ortografía que pueda haber ocurrido. Gracias por su comprensión.